

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-254994

(43)公開日 平成4年(1992)9月10日

(51)Int.Cl.⁵
G 11 C 16/06

識別記号
9191-5L

庁内整理番号
F I

G 11 C 17/00

技術表示箇所

309 A

審査請求 未請求 請求項の数2(全7頁)

(21)出願番号 特願平3-15498

(22)出願日 平成3年(1991)2月6日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 伊藤 寧夫

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

(72)発明者 田中 智晴

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

(72)発明者 岩田 佳久

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

(74)代理人 弁理士 鈴江 武彦


最終頁に続く

(54)【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【目的】高速のデータ書き込みを可能としたNANDセル型EEPROMを提供することを目的とする。

【構成】データ書き込み時にあらかじめ複数のビット線を中間電位に充電するビット線充電手段31を備え、予備充電されたビット線を書きむべきデータに応じて選択的に放電することにより、データ書き込みの高速化を図った。



【特許請求の範囲】

【請求項1】半導体基板上に電荷蓄積層と制御ゲートが積層された電気的書き替え可能なメモリセルが複数個直列接続されてNANDセルを構成してマトリクス配列されたメモリセルアレイと、前記メモリセルアレイのワード線を選択する行選択手段と、前記メモリセルアレイのピット線を選択する列選択手段と、前記メモリセルアレイのピット線が第1のトランスマルチゲートを介して接続されてデータ書き込み時にデータに応じて選択的にピット線を放電する機能を持つデータラッチ手段と、前記メモリセルアレイのピット線が第2のトランスマルチゲートを介して接続されてデータ書き込み時にあらかじめ複数のピット線を中間電位に充電するピット線充電手段と、を備えたことを特徴とする不揮発性半導体記憶装置。

【請求項2】前記ピット線充電手段は、前記メモリセルアレイへのデータ書き込み開始前のデータ・ロード中にピット線を中間電位に充電するものであることを特徴とする請求項1記載の不揮発性半導体記憶装置。

【発明の詳細な説明】 【発明の目的】

【0001】

【産業上の利用分野】本発明は、電荷蓄積層と制御ゲートを有する電気的書き替え可能なメモリセルを用いた不揮発性半導体記憶装置(EEPROM)に係り、特にNANDセル構成のメモリセルアレイを有するEEPROMに関する。

【0002】

【従来の技術】EEPROMの中で高集積化可能なものとして、メモリセルを複数個直列接続したNANDセル型のEEPROMが知られている。一つのメモリセルは半導体基板上に絶縁膜を介して浮遊ゲートと制御ゲートが積層されたFETMOS構造を有し、複数個のメモリセルが隣接するもの同士でそのソース、ドレインを共用する形で直列接続されてNANDセルを構成する。NANDセルの一端側ドレインは選択ゲートを介してピット線に接続され、他端側ソースはやはり選択ゲートを介して共通ソース線に接続される。この様なメモリセルが複数個マトリクス配列されてEEPROMが構成される。メモリセルの制御ゲートは行方向に連続的に配設されてワード線となる。

【0003】このNANDセル型EEPROMの動作は次の通りである。データ書き込みは、ピット線から遠い方のメモリセルから順に行う。nチャネルの場合を説明すると、選択されたメモリセルの制御ゲートには昇圧された書き込み電位V_{pp}(=20V程度)を印加し、これよりピット線側にある非選択メモリセルの制御ゲートおよび選択ゲートには中間電位V_{ppM}(=10V程度)を印加し、ピット線にはデータに応じて0V(例えば“1”)または中間電位(例えば“0”)を印加する。このときピット線の電位は非選択メモリセルを転送されて選択メモリセルのドレインまで伝わる。データ“1”

のときは、選択メモリセルの浮遊ゲートとドレイン間に高電界がかかり、ドレインから浮遊ゲートに電子がトンネル注入されしきい値が正方向に移動する。データ“0”的ときはしきい値変化はない。

【0004】データ消去は、NANDセル内の全てのメモリセルに対して同時に行われる。すなわち全ての制御ゲート、選択ゲートを0Vとし、p型ウェルおよびn型基板に昇圧された消去電位V_{ppE}(=20V)を印加する。これにより全てのメモリセルにおいて浮遊ゲートの電子がウェルに放出され、しきい値が負方向に移動する。

【0005】データ読み出しは、選択されたメモリセルの制御ゲートを0Vとし、それ以外のメモリセルの制御ゲートおよび選択ゲートを電源電位V_{cc}(=5V)として、選択メモリセルで電流が流れるか否かを検出することにより行われる。

【0006】この様な従来のNANDセル型EEPROMにおいては、ピット線の中間電位への昇圧に時間がかかり、従ってデータ書き込みに時間がかかるという問題があった。これを具体的に図6および図7を用いて説明する。図6は、従来のNANDセル型EEPROMのピット線制御回路部の構成であり、図7はその制御タイミング図である。図7に示すように、時刻t₁から例えばページモードによるデータ・ロードが行われ、時刻t₂になってメモリセルが書き込み状態になる。すなわち時刻t₂になってから、ピット線BLとセンスアンプSA_i、データラッチ回路LA_iを接続するトランスマルチゲートQT₁、QT₂、…、QT_mに制御信号BLD(例えば10V)が入力される。この制御信号BLDの立ち上がり時間TRはおよそ5μsecである。制御信号BLDの立ち上がりと同時に、ラッチ回路LA_i部を通して昇圧回路からの中間電位V_{ppM}(例えば10V)が必要なピット線に供給される。図7においては、ピット線BL1は0Vのままであり、ピット線BL2がV_{ppM}に立ち上がる例を示している。このときピット線の立ち上がりに要する時間は、およそt_{BLR}=20μsecである。またこの書き込み時、選択された制御ゲートCG1には昇圧電位V_{pp}が、非選択の制御ゲートCG2には中間電位V_{ppM}が与えられる。図7に示すように、データ書き込みに要する正味の時間はおよそt_{WN}=40μsecであるが、その前のピット線充電の時間を考慮に入れるとき書き込み時間t_Wは、

$$t_W = t_{BLR} + t_{WN} = 60 \text{ [μsec]}$$

となる。

【0007】以上の書き込み動作に用いられる中間電位V_{ppM}は、单一5V電源動作においてチップ内部の昇圧回路で作られる。しかし一般に内部昇圧回路は電流供給能力が弱く、従ってピット線の中間電位までの昇圧時間を短縮することは難しい。このため、特に高集積化した

EEPROMでは、書き込み時間の仕様を満たすことがで

きなくなるおそれがある。

【0008】

【発明が解決しようとする課題】以上のように従来のNANDセル型EEPROMでは、高速のデータ書き込みができないという問題があった。本発明は、上記の点に鑑みられたもので、高速書き込みを可能としたNANDセル型EEPROMを提供することを目的とする。

【発明の構成】

【0009】

【課題を解決するための手段】本発明によるNANDセル型EEPROMは、データ書き込み時にあらかじめ複数のビット線を中間電位に充電するビット線充電手段を備え、予備充電されたビット線を書き込むべきデータに応じて選択的に放電することにより、データ書き込みを行うようにしたことを特徴とする。

【0010】

【作用】内部昇圧回路の電流供給能力に限りがあることを考えると、その様な昇圧回路を用いて書き込み時にビット線を中間電位に充電するよりも、あらかじめ中間電位に充電されたビット線をデータに応じて選択的に放電することの方が、高速動作化が容易である。従って本発明によれば、高速のデータ書き込みができるNANDセル型EEPROMを得ることができる。

【0011】

【実施例】以下、図面を参照しながら実施例を説明する。

【0012】図1は、本発明の一実施例に係るNANDセル型EEPROMの全体構成を示すブロック図である。21は、NANDセルをマトリクス配列したメモリセルアレイである。メモリセルアレイ21の周囲には、その出力を検出するビット線センスアンプ22、ワード線を選択するロウアドレスバッファ24およびロウデコーダ23、ビット線を選択するカラムアドレスバッファ26およびカラムデコーダ25が配置される。データラッピング回路27は、入出力データを一時記憶するもので、この実施例ではビット線の本数（例えば2048個）の容量を持つ。メモリセルアレイ21から読み出されたデータは、I/Oセンスアンプ28およびデータアウトバッファ29を介してデータ入出力線に取出される。外部からの書き込み用データは、データ入出力線からデータインバッファ30を介してデータラッピング回路27に取り込まれるようになっている。メモリセルアレイ21のデータラッピング回路27とは反対側のビット線端部には、データ書き込み時にあらかじめビット線を中間電位に予備充電するためのビット線充電回路31が設けられている。

【0013】図2および図3は、この実施例のNANDセルの具体的な構成を示している。図2の(a)はレイアウト、(b)は等価回路であり、図3の(a)、(b)はそれぞれ図2(a)のA-A'、B-B'断面である。

【0014】この実施例では8個のメモリセルM1～M

8によりNANDセルが構成されている。各メモリセルは、p型シリコン基板（またはウェル）11上に熱酸化により形成された薄いゲート絶縁膜13を介して第1層多結晶シリコン膜による浮遊ゲート14（141～148）が形成され、この上に層間絶縁膜15を介して第2層多結晶シリコン膜による制御ゲート16（161～168）が積層形成されている。浮遊ゲート14が電荷蓄積層である。各メモリセルの制御ゲート16は横方向に配列されるNANDセルについて連続的に制御ゲート線CG（CG1～CG8）として配設され、通常これがワード線となる。メモリセルのソース、ドレイン拡散層であるn型層19は隣接するもの同士で共用されて8個のメモリセルM1～M8が直列接続されている。これら8個のメモリトランジスタのドレイン側、ソース側にはそれぞれ選択ゲートS1、S2が設けられている。これら選択ゲートのゲート絶縁膜は通常メモリセル部とは別にそれより厚く形成されて、その上に2層のゲート電極149、169および1410、1610が形成されている。これらの二層のゲート電極は所定間隔でコンタクトして

20制御ゲート線CGの方向に連続的に配設されて選択ゲート線SG1、SG2となる。素子形成された基板上はCVD絶縁膜17により覆われ、この上にビット線18が配設されている。ビット線18は、一方の選択ゲートS1のドレイン拡散層にコンタクトしている。他方の選択ゲートS2のソース拡散層は通常共通ソース線として複数のNANDセルに共通に配設される。

【0015】図4は、ビット線制御回路部の構成を具体的に示したものである。メモリセルアレイ21の各ビット線BLi（i=1～m）の一端は、第1のトランスマニアゲートQT1iを介してデータラッピング回路（LAi）27およびセンスアンプ（SAi）22に接続され、さらにカラムデコーダ15の出力信号CSLiにより制御されるトランジスタを介して入出力線I/Oに接続されている。

【0016】ビット線BLiの他端は、第2のトランスマニアゲートQT2iを介して中間電位を発生する昇圧回路32の出力線BLCTRLに接続されている。この第2のトランスマニアゲートQT2iと昇圧回路32を含めて、図1のビット線充電回路31を構成している。

【0017】図5は、この実施例によるEEPROMの書き込み動作を示すタイミング図である。メモリセルへのデータ書き込みに先立って、時刻t1から、外部データのラッピング回路27への取り込み、所謂データ・ロードが行われる。このデータ・ロードは例えばページ・モードで行われ、図5では一例としてページ長512ビットの場合を示している。このページモードによるデータ・ロードの途中、例えば、254ビット目で、昇圧回路32によりその出力線BLCTRLに対して中間電位VppM（～10V）の充電が開始される。同時に制御線BLUにも中間電位が与えられて、第2のトランスマニアゲートQT2

1 の全てがオン状態になって、全てのピット線 BL_i が中間電位 V_{ppM} に充電される。この中間電位の充電は、途中まで電源 V_{cc} から供給する事が可能である。このピット線の充電は、前述のように電流供給能力に限りのある内部昇圧回路 3 2 を用いて行われるため、その時間 t_{BLR} は大きいが、ページ・データのロードが終了するまでに充電されればよい。たとえば、ページ・サイクル 1 0 0 n sec 、ページ長 5 1 2 ピットとすると、データ・ロードの時間は、

$$100 [n \text{ sec}] \times 512 = 51.2 [\mu\text{sec}]$$

【0018】である。ピット線を中間電位に立ち上げるに要する時間 t_{BLR} は $20 \mu\text{sec}$ 程度であるから、データ書き込みを開始する時刻 t_2 までには十分ピット線を充電することができる。このピット線の予備充電と同時に、各制御ゲート線も同様に中間電位に予備充電する。

【0019】この様にして、データ・ロード中に全てのピット線を中間電位に予備充電しておき、時刻 t_2 で NAND セルへの書き込み状態に入る。すなわちこのタイミングで制御信号 BLD を立ち上げて、第 1 のトランスマニアゲート $QT11$ をオン状態とし、データラッチ回路 2 7 にラッチされているデータをピット線 BL_i に転送する。これにより、“0”データ（中間電位）が入るピット線（図 5 では、 BL_2 ）は中間電位に保持され、“1”データ（ OV ）が入るピット線（図 5 では、 BL_1 ）は、接地されて $0V$ に放電される。また制御信号 BLD の立ち上げと同期して選択された制御ゲート線（図 5 では $CG1$ ）には昇圧された書き込み電位 V_{pp} が与えられる。残りの非選択制御ゲート線（図 5 では $CG2$ ）は中間電位 V_{ppM} のまま保持される。これにより、放電されて $0V$ となったピット線に沿う選択メモリセルで浮遊ゲートに電子注入が行われる。

【0020】この書き込み動作時のピット線の放電は、内部昇圧回路を用いた充電に比べて十分高速に行うことができる。データ書き込みに要する正味の時間 t_{WN} が前述のように $20 \mu\text{sec}$ であり、制御信号 BLD の立上がりに要する時間 t_R が $4 \mu\text{sec}$ 程度であるから、結局書き込み時間 t_W は、およそ

$$t_W = t_R + t_{WN} = 15 [\mu\text{sec}]$$

となる。したがって従来方式に比べて、書き込み時間の大

幅な短縮が図られる。データ消去および読み出しの動作は従来と同様である。

【0021】なお実施例では、データ書き込み時、メモリセルアレイの全てのピット線を中間電位に充電したが、ブロック単位でそのブロック内の全てのピット線を中間電位に充電するという方式を採用することもできる。その他本発明はその趣旨を逸脱しない範囲で種々変形して実施することができる。

【0022】

10 【発明の効果】以上説明したように本発明によれば、データ書き込みに先立ってピット線を中間電位に予備充電しておき、これを選択的に放電させて書き込み動作を行わせることによって、高速書き込みを可能とした NAND セル型 EEPROM を提供することができる。

【図面の簡単な説明】

【図 1】本発明一実施例に係る EEPROM の全体構成を示すブロック図。

【図 2】同実施例の NAND セルを示すレイアウトと等価回路図。

20 【図 3】同実施例の NAND セルの断面構造を示す図。

【図 4】同実施例のピット線制御回路部の構成を示す図。

【図 5】同実施例のデータ書き込み動作を説明するためのタイミング図。


【図 6】従来の EEPROM のピット線制御回路部の構成を示す図。

【図 7】従来のデータ書き込み動作を説明するためのタイミング図。


【符号の説明】

30 2 1 …メモリセルアレイ、2 2 …ピット線センスアンプ、2 3 …ロウデコーダ、2 4 …ロウアドレスバッファ、2 5 …カラムデコーダ、2 6 …カラムアドレスバッファ、2 7 …データラッチ回路、2 8 …I/Oセンスアンプ、2 9 …データアウトバッファ、3 0 …データインバッファ、3 1 …ピット線充電回路、3 2 …昇圧回路、 $BL_1 \sim BL_m$ …ピット線、 $CG1 \sim CG8$ …制御ゲート線（ワード線）、 $QT11 \sim QT1m$ …第 1 のトランスマニアゲート、 $QT21 \sim QT2m$ …第 2 のトランスマニアゲート。


【図1】




【図2】




【図3】




(a)




(b)




【図5】



【図6】



[図7]



フロントページの続き

(72)発明者 作井 康司
神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝総合研究所内
(72)発明者 百富 正樹
神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝総合研究所内

(72)発明者 田中 義幸
神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝総合研究所内
(72)発明者 外岡 富士雄
神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝総合研究所内